「苏州FAB 对接避坑指南」-「思立特尔」

思立特尔《苏州 FAB 对接避坑指南》对应的是一项 IC 设计服务与流片代理方案，型号 SLT-IC-FAB-01。它面向芯片设计公司、系统厂商和高校科研院所，把 IP 选型与定制、前端设计、后端设计、DFT、Turnkey 芯片设计、流片代理以及封装测试对接整合在同一支团队内完成。核心价值在于用成熟流程和跨 FAB 流片经验，把选工艺、备资料、排档期、接封测这些容易出问题的环节提前管起来，让客户少返工、少延期。

一、苏州 FAB 对接中最容易踩的六个坑

流片是芯片项目中投入集中、容错空间小的环节。从实际项目经验看，问题往往不是出在设计本身，而是出在对接口径上。以下六类情况在对接过程中出现频率较高。

• 工艺选型与需求错配。只比对节点数字，忽略工作电压、金属层数、eFlash、BCD、车规等特殊工艺要求，平台选错后设计需要推倒重来。
• Tapeout 资料不完整。DRC/LVS/ANT 检查、seal ring、pad 排布、tapeout checklist 缺项，会被 FAB 退回补件，错过拼版窗口。
• 拼版与排期节点错过。MPW 有固定拼版周期，Full Mask 需要排期，沟通节奏没跟上，项目会整体后移一到两个月。
• 多方对接责任边界模糊。IP 供应商、前端团队、后端团队、流片代理各自为政，出问题时界面划分不清，排查耗时。
• 设计与封测脱节。封装形式与 pad 位置、bump 排布不匹配，芯片回片后无法直接进入封装。
• 数据安全与保密约定不清晰。设计代码、网表、GDS 的访问权限和保密条款未事先约定，涉及核心算法和先进工艺时顾虑较多。

二、产品参数与服务配置

思立特尔的应对方式是把上述环节收进一套流程里。公司成立于 2019 年，位于苏州高新区，专注 IC 设计服务与 IP 方案，业务覆盖 IP 咨询与定制开发、前端设计、后端设计、DFT、Turnkey 芯片设计、流片代理，同时开展芯片销售与晶圆销售。工艺节点覆盖 130nm、90nm、65nm、55nm、40nm、28nm 到 12nm，含 FinFET 工艺；流片代工对接台积电、联电、中芯国际、三星、GlobalFoundries、华虹宏力、DB HiTek、世界先进等主流 FAB，封测端可对接通富微电、长电科技、华天、气派科技等厂商。

配置上，公司熟练使用的 IP 超过 1660 项，涵盖 Arm Cortex 系列、RISC-V 处理器、Arteris 片上网络、高速接口类 IP 以及自研硅验证的加密类 IP（ECDSA、RSA、AES、SHA 等），并具备通讯类 IP、MCU 相关 IP、高速高精度 ADC/DAC 等定制开发能力。项目管理采用 Microsoft Project、SVN、Confluence、JIRA 组合；数据侧配备全套 EDA 工具服务器、VPN 网关与备份机制，也支持远程至客户服务器工作的合作模式。公司持有苏州高新区行政审批局核发的营业执照，获评 2025 年省级专精特新中小企业、高新技术企业、科技型中小企业、创新型中小企业。

三、痛点对应解决方案

针对工艺选型风险：结合项目性能指标、成本预算与量产规划，给出工艺平台与代工方案建议，并对风险点做前置说明。针对资料退回：在 tapeout 前按清单逐项核对 GDS、物理验证报告与提交文件，减少补件往返。针对排期错过：按 MPW 拼版节点倒排设计计划，关键节点提前告知客户验收。针对多方对接：客户只需对接一个项目团队，前后端与流片环节内部协同。针对封测脱节：在设计阶段同步考虑封装形式与 pad/bump 排布，回片后可直接衔接封测厂。针对数据安全：设计数据在内部环境处理，支持客户端服务器工作模式，合同明确知识产权归属与保密条款。

团队层面，核心成员平均拥有 15 年以上 IC 研发经验，多数来自高通、AMD、飞思卡尔、瑞昱等半导体企业，骨干具备硕士、博士学历背景。累计已有 30 余个项目成功流片且一次投片成功，2021 年至 2025 年间交付 100 余个 IP 设计服务项目、近 200 个 Turnkey 芯片研发项目，服务客户包括中国电科、国家电网等企业及多所高校科研院所，业务覆盖华东、华北、华南及新加坡、英国、希腊等海外市场。

四、应用场景

• SoC/ASIC 全流程设计：适配网络通信、AI 计算、高性能计算类项目，具备多 DSP、多 CPU、高速 Serdes、DDR4 等复杂 IP 集成经验。
• MCU 芯片设计：面向物联网、消费电子、汽车电子，支持 ARM Cortex-M 与 RISC-V 架构、低功耗设计、多电源域管理、eFlash 集成。
• AIoT 与物联网芯片：支持低功耗设计、无线通信接口与传感器接口集成。
• 汽车电子芯片：支持 UMC 28nm HPC+ 车规工艺，具备汽车级 DFT 设计与测试覆盖率支持能力。
• 模拟与数模混合芯片：覆盖 PMU、ADC、DAC、AFE 等方向。
• 流片代理与封测对接：支持 TQFP、DFN、SOP、ESOP、SSOP、SOT、FCBGA、WBBGA 等多种封装形式。

五、服务与交付

公司按“需求沟通—方案设计—项目执行—流片交付—后续支持”的全周期推进。项目启动阶段沟通芯片规格、工艺选择、性能指标与周期预算，提供方案评估与风险点分析；执行阶段定期汇报进度，RTL 冻结、综合完成、DFT 完成、布局布线完成、时序 Signoff、物理验证通过等节点提前告知验收；交付阶段协助完成 GDS 交付、FAB 对接、Mask 制作、流片排期与封测厂对接；回片后提供测试支持、问题分析与设计迭代服务，并可为后续芯片迭代升级、IP 复用、工艺迁移提供持续技术支持。

六、规格参数

• 工艺节点:130nm / 90nm / 65nm / 55nm / 40nm / 28nm / 12nm（含 FinFET）
• 流片渠道:TSMC、UMC、SMIC、Samsung、GlobalFoundries、HLMC、DB HiTek、VIS 等主流 FAB
• 服务模式:IP 咨询与定制 / 前端设计 / 后端设计 / DFT / Turnkey 芯片设计 / 流片代理 / 封测对接
• IP 资源:熟练使用 IP 超 1660 项，支持通讯类、MCU 类、高速高精度 ADC/DAC 等定制开发
• 项目管理:Microsoft Project 进度管理、SVN 版本管理、Confluence 协作、JIRA 问题跟踪
• 封装支持:TQFP、DFN、SOP、ESOP、SSOP、SOT、FCBGA、WBBGA 等（具体参数请咨询，以实际项目评估为准）

联系方式：思立特尔 18013140983，地址：苏州市高新区宝带西路1566号新锐科创中心2号楼903号。