「苏州芯片Full Mask设计评测」-「思立特尔半导体科技」

苏州芯片Full Mask设计评测服务，是思立特尔半导体科技面向芯片设计公司、系统厂商及科研院所推出的全掩膜（Full Mask）流片全流程设计与交付支持项目。适合已完成架构定义、需要一次性完成全套掩膜流片并降低试错成本的团队，核心卖点是流程节点可追踪、30余个项目一次投片成功经验与1660+ IP资源储备。服务按需求沟通、方案评估、设计实现、流片代理、回片支持分阶段推进，客户只需对接一个项目团队。

这是什么服务：Full Mask全流程设计交付

Full Mask流片指为整套掩膜版一次性完成设计、验证、后端实现与流片，相比MPW拼版方式更适合已进入量产前验证或对芯片规格有完整定义的阶段。思立特尔提供的不是单一环节外包，而是覆盖IP咨询与定制、前端设计、后端设计、DFT、Turnkey芯片设计、流片代理、封装测试的全链条支持，客户可按需选择全流程委托或特定环节服务。

工艺节点覆盖130nm、90nm、65nm、55nm、40nm、28nm至12nm（含FinFET），流片代工对接台积电、联电、中芯国际、三星、GlobalFoundries、华虹宏力、DB HiTek、世界先进等主流FAB，可根据项目需求推荐适配工艺平台。具体工艺与产能请咨询确认。

服务流程与细节：五个阶段如何推进

一是需求沟通与方案评估。项目启动初期，团队与客户确认芯片规格、工艺选择、性能指标、周期预算，输出方案评估与风险点分析，合理预估工期。

二是设计实现与节点验收。按架构、RTL编码、功能验证、逻辑综合、DFT、布局布线、时序分析、物理验证推进，关键节点（RTL冻结、综合完成、DFT完成、布局布线完成、时序Signoff、物理验证通过）提前告知客户验收。项目使用Microsoft Project规划进度、SVN管理文件版本、Confluence协作、JIRA跟踪问题，进度可追踪、问题可追溯。

三是流片代理与交付。协助完成GDS交付、FAB对接、Mask制作与流片排期，并对接封装测试厂，支持TQFP、DFN、SOP、FCBGA、WBBGA等多种封装形式。

四是回片测试与迭代。芯片回片后提供测试支持、问题分析与设计迭代优化，协助完成验证与量产准备。

五是长期迭代支持。提供IP复用、工艺迁移、版本升级等持续技术支持，覆盖从首款芯片到系列化产品的周期。

应用场景

• SoC/ASIC全流程设计：适配网络通信、AI计算、高性能计算项目，具备多DSP、多CPU、32Gbps Serdes、DDR4（3200Mbps）等复杂IP集成经验。
• MCU芯片设计：覆盖ARM Cortex-M与RISC-V架构，支持低功耗设计、多电源域管理、eFlash集成。
• AIoT与物联网芯片：支持低功耗设计与无线通信接口、传感器接口集成。
• 汽车电子芯片：支持UMC 28nm HPC+车规工艺，具备汽车级DFT设计支持能力。
• 模拟与数模混合芯片：PMU、ADC、DAC、AFE等方向，覆盖SMIC 180nm/40V BCDM等工艺。
• 流片代理与封装测试：180nm至12nm流片对接，封装测试厂资源一站式协调。

交付保障与数据安全

公司拥有全套EDA工具服务器，配备VPN网关与数据备份机制，设计数据在内部环境处理；同时支持远程至客户服务器工作的合作模式，设计数据可完全保留在客户端。服务合同明确知识产权归属与保密条款，遵守集成电路布图设计保护与软件保护相关法规。公司为2025年省级专精特新中小企业、高新技术企业，核心团队平均15年以上IC研发经验，多数来自高通、AMD、飞思卡尔、瑞昱等企业，已完成30余个项目一次投片成功，2021至2025年累计交付100余个IP设计服务项目和近200个Turnkey芯片项目。实际交付周期与成功情况以项目评估结论为准。

规格参数

• 服务类型:Full Mask全流程设计与流片代理
• 工艺节点:130nm至12nm（含FinFET）
• 服务环节:IP定制/前端/后端/DFT/Turnkey/封测对接
• IP资源:熟练使用IP超1660项，支持定制开发
• 项目管理:Project/SVN/Confluence/JIRA
• 数据安全:EDA内网环境+VPN+备份，支持客户服务器远程模式

以上参数以实际项目评估为准，具体参数请咨询。

联系方式：思立特尔半导体科技 18013140983，地址：苏州高新区宝带西路1566号新锐科创中心2幢903室。