您好,欢迎访问临安19楼! 网站首页 企业商铺大全

苏州芯片RTL到GDS设计****-【思立特尔半导体科技】

更新时间:2026-11-11 05:35:28

规格参数

服务范围RTL到GDS全流程/Netlist到GDS/DFT专项
工艺节点130nm至12nm(含FinFET),具体以项目评估为准
交付物GDS、时序报告、物理验证报告、DFT覆盖率报告等
项目管理Project/SVN/Confluence/JIRA
数据安全内部EDA环境+VPN网关+备份机制,支持远程客户服务器模式
流片对接TSMC、UMC、SMIC、Samsung、GlobalFoundries、HLMC等

产品详情

「苏州芯片RTL到GDS设计****」-「思立特尔半导体科技」

型号:SILITEL-RTL2GDS-Turnkey

品牌:思立特尔半导体科技(SILITEL)

参考价:面议

发货地:江苏苏州

苏州思立特尔半导体科技提供的RTL到GDS全流程芯片设计服务,面向需要完成从RTL代码到可流片GDS交付的芯片设计公司、系统厂商及科研院所。服务以规范的项目节点管理为主线,覆盖综合、DFT、布局布线、时序签核与物理验证各环节,帮助客户在较少对接成本下完成设计闭环。核心特点在于流程节点清晰、交付物可验收、数据安全机制完善。

项目背景与需求

某物联网芯片设计团队在完成前端RTL开发后,面临后端设计经验不足、DFT插入与时序收敛缺乏把握的问题。项目目标工艺为55nm,周期要求紧,且客户希望设计数据尽量保留在自身可控环境中。思立特尔承接了从RTL交接开始的Netlist到GDS后端设计及DFT服务,并配合流片代理完成MPW投片。项目启动前,双方共同确认了RTL冻结标准、交付物清单与里程碑节点,为后续执行划定边界。

服务流程与实施细节

项目实施按节点推进。逻辑综合阶段完成约束文件审核与面积时序初步评估;DFT阶段完成扫描链插入与覆盖率分析,测试覆盖率按约定目标交付;布局布线阶段分阶段输出时钟树综合、布线后时序报告;签核阶段完成物理验证与功耗分析。每个关键节点均向客户提交阶段性报告并组织验收确认,问题通过JIRA跟踪闭环。文件版本由SVN管理,进度计划在Microsoft Project中维护,客户可实时了解节点状态。该项目后端设计在约定周期内完成交付,经客户确认后进入流片排期。

交付成效

项目按计划完成GDS交付并一次MPW流片成功。客户反馈节点验收机制清晰,阶段性报告使其能够提前介入关键决策,减少了后期返工。该项目也体现了思立特尔在后端设计与DFT环节的流程成熟度:节点可追踪、问题可追溯、交付物完整。类似的全流程或分段委托模式,已应用于多个MCU、物联网及接口类芯片项目。

服务能力与保障

  • 全流程覆盖:IP咨询、前端设计、DFT、后端设计、Turnkey、流片代理可分段或整体委托
  • 节点管理:RTL冻结、综合、DFT、布局布线、时序签核、物理验证逐节点验收
  • 工具与协作:Project进度管理、SVN版本管理、Confluence协作、JIRA问题跟踪
  • 数据安全:内部EDA服务器环境,VPN网关与备份机制,支持远程至客户服务器工作
  • 工艺经验:覆盖130nm至12nm,含FinFET,对接主流FAB

应用场景

适用于SoC/ASIC全流程设计、MCU芯片后端实现、AIoT芯片设计、汽车电子芯片DFT与后端、模拟数模混合芯片协同设计等场景。客户可按需选择RTL到GDS整体委托,或仅委托综合、DFT、布局布线等单一环节,具体方案依项目规格评估确定。

规格参数

  • 服务范围:RTL到GDS全流程/Netlist到GDS/DFT专项
  • 工艺节点:130nm至12nm(含FinFET),具体以项目评估为准
  • 交付物:GDS、时序报告、物理验证报告、DFT覆盖率报告等
  • 项目管理:Project/SVN/Confluence/JIRA
  • 数据安全:内部EDA环境+VPN网关+备份机制,支持远程客户服务器模式
  • 流片对接:TSMC、UMC、SMIC、Samsung、GlobalFoundries、HLMC等

具体参数与服务范围以项目评估和合同约定为准,详细情况请咨询。

联系方式:思立特尔半导体科技 18013140983,地址:苏州高新区宝带西路1566号新锐科创中心2幢903室。

×
提交即表示同意平台与您取得联系。信息仅用于推广对接与投诉核实。
请勿填写网址、链接,违规内容将被自动屏蔽。